Montage en surface des boitiers µBGA, LGA, QFN,… sur les cartes électroniques

Parmi les problématiques rencontrées dans les fabrications électroniques, le montage en surface des composants « sans pate » comme les µBGA, LGA, QFN, DFN, WLCSP,… constitue une étape critique qui impacte largement sur la fiabilité de la carte électronique.

Dès la phase de design, il convient de définir les meilleurs placements des boitiers. Puis, lors du processus d’assemblage, la bonne compréhension des phénomènes métallurgiques et physico-chimiques est nécessaire afin de maitriser ces procédés minimisant ainsi les coûts de non-qualité, retours qualité et risque de fiabilité.

Les problèmes  rencontrés  peuvent être soit de nature court-circuit/ chute d’impédance, dus à des microbilles ou ECM, soit de nature « open/ open intermittent) dus alors à des cracks dans les joints ou des problèmes de non mouillage ou démouillage sur les pads du PCB (NWO, black pad…. ). Ces derniers sont générés soit par des contraintes thermo mécanique (warpage), durant la refusion ou pendant l’application, soit par des questions physico chimique des finitions (black pad).

Ce stage a pour objectif de faire un état des lieux des récentes évolutions techniques et industrielles dans l’assemblage des boitiers pour circuits intégrés et les recommandations du point de vue design, packaging, assemblage sur PCB et contrôle de la qualité.

Objectifs :

Faire un état des lieux des récentes évolutions techniques et industrielles dans l’assemblage des boîtiers de circuits intégrés (choix des composants, impacts du sans plomb, impact sur le design, sur les process de fabrication, contrôle destructif et non destructif,…)

• Apporter des réponses aux contraintes posées,
• Opérer des choix et remèdes en phase de conception, d’industrialisation
• Les règles du contrôle qualité

Prérequis : Connaissances « de base » en conception & fabrication électronique

Méthodes pédagogiques mobilisées : Chaque dossier précise les moyens & outils pédagogiques mobilisés pour assurer l’acquisition des connaissances par les participants (exercices d’applications, cas pratiques, manipulation de softs, QCM, illustrations de propos sur des matériels mis à disposition,…)

PARTIE I – Panorama des boitiers (0,5 jour)

Généralités

• Marché de l’assemblage composant
• Procédés de fabrication des boitiers
• Les différentes familles de boitiers : du Wafer Level CSP au gros PBGA 

Règles générales pour l’assemblage sur PCB

• Design des ball lands, matériaux, Dimensions
• Pâtes à braser, écrans de sérigraphie, underfill, profils de refusion, risques (déformations, coplanarité, et autres), …

Nouveaux matériaux

• Finitions substrat, Billes
• Diélectriques composants 

Normes applicables

• JEDEC –AEC – JEITA – etc…

PARTIE II – Conception CAO & industrialisation (0,5 jour)

• Choix d’empilage, contraintes électronique (high speed) et mécanique
• Les différents concepts de construction du PCB (cross-section) et les outils de simulation
• La prise en compte des techniques de micro-vias laser multi-niveaux
• Cohabitation de boitiers sur les 2 faces de la carte
• Les classes de conception
• La prise en compte des évolutions futures
• Exemples et cas d’école

PARTIE III – Assemblage en production

Procédés d’assemblage (1,5 jour)

• Les grandes étapes des procédés et leurs contrôles associés
• Etuvage PCB/composants : pour pallier quels risques ? Paramètres selon les composants
• Crème à braser et Sérigraphie : Description, gestion, optimisation des réglages et capabilités de dépôt. Composition et diagrammes de phase (ie SAC 305)
• Report : équipements, capabilités de positionnement 
• Refusion : Justifications physico chimiques et métallurgiques du profil (versus J STD 020). Les IMC (intermetallic compound), Défauts générés par une mauvaise maitrise

Fiabilité des assemblages

• Analyse de la microstructure des joints brasés : lacune, Coalescence, IMC… Influence de l’alliage de billes utilisé
• Profils de mission : définition, contraintes thermomécanique, Modèle de Coffin Manson. Quel impact sur la fiabilité des assemblages électroniques ?

Risques, précautions (trouble shooting)

• Délamination, Popcorn, non mouillage/ démouillage. Black pad, Warpage, Head on pillow, ECM (electrochemical migration)  …
• Corrosion/ ECM ( Electrochemical migration)

Stockage, obsolescence, conditionnement et traçabilité : les bonnes pratiques

PARTIE IV – Les contrôles qualité et monitoring des procédés d’assemblage et boitiers

• Principes de l’incoming  & normes (IPC A 600)
• Monitoring environnemental de l’atelier (contrôle particulaire, ESD, température et hygrométrie)
• Monitoring de la capabilité de la sérigraphie, du placement et du profil de four
• Monitoring de la contamination ionique pour lutter contre les ECM (electrochemical migration)
• Contrôle du mouillage par Xray 2D et tomographie (BTC)
• Contrôle de l’épaisseur de l’IMC
• Contrôle de composition des alliages et soudure par EDX et Torche à plasma 
• Test ICT versus test fonctionnel

Tarif (2024) : 1880 euros HT

• Les frais d’inscription comprennent les déjeuners, les pauses, la documentation.
• Une remise est accordée dès la 2ème inscription pour la même société (nous consulter).

Conditions d’inscription : Le dossier complet, y compris le bulletin d’inscription, est disponible sur simple demande (sans engagement) :

• sur la page de téléchargement du dossier en cochant la formation souhaitée
• par tél au 04 91 95 55 70
• par mail à formation@framatech.fr

Un dossier de participant, contenant les informations pratiques, le plan d’accès, les possibilités d’hébergement, vous sera transmis dès réception de la convention de formation retournée signée.

Toutes nos formations sont éligibles au titre de la formation professionnelle.

• Renseignez-vous auprès de votre OPCO (Opérateur de compétences)

Organisme de formation agréé n° 93 131336313

Certifié QUALIOPI