| Durée | Date | Lieu | Présentiel | Distanciel |
|---|---|---|---|---|
1 module de 3 jours |
Les 04, 05 et 06 juin 2025 |
Marseille |
X |
X |
Si ces dates ne vous conviennent pas, contactez-nous pour prévoir une nouvelle date !
Possibilité d’organiser cette formation pour un groupe de collaborateurs au sein de votre organisation. Nous contacter.
Le packaging en microélectronique est une étape qui garantit les performances, la fiabilité et la durabilité des puces électroniques. Il implique une compréhension approfondie des types de boitiers (standards & architectures avancées) des procédés d’assemblage, et des contraintes techniques comme la gestion thermique (pour dissiper efficacement la chaleur), les propriétés mécaniques (résistance à l’usure et aux vibrations), et les exigences électriques (réduction des interférences et amélioration de la conductivité).
Pour les applications de puissance, ces défis sont amplifiés par des besoins spécifiques liés à la haute densité énergétique, la miniaturisation et les environnements extrêmes. L’utilisation de matériaux avancés et de solutions innovantes devient alors essentielle pour répondre aux exigences industrielles.
Cette formation propose un état de l’art actualisé de l’assemblage des composants microélectroniques actifs encapsulés en boîtiers plastiques, avec une expertise dédiée au packaging de puissance (matériaux haute performance et procédés d’assemblage, exigences de miniaturisation, défis thermiques, mécaniques et électriques spécifiques aux applications de puissance.
Elle vous fera améliorer votre approche de la relation avec les fournisseurs et sous-traitants dans la maîtrise de la supplychain !
Public concerné :
Responsables, Ingénieurs & techniciens en R&D, Méthodes, Process, Production & Qualité des fabricants de composants (micro)électroniques
Responsables, Ingénieurs & techniciens en Design, BE de cartes électroniques
Ainsi que les acheteurs de composants électroniques.
Objectifs :
- Augmenter les compétences techniques en assemblage microélectronique
- Donner une vision globale des différentes technologies d’assemblage
- Être capable de comprendre le détail du process des fournisseurs d’assemblage
- Présenter l’ensemble des contraintes de conception d’un package (thermique, mécanique, électrique)
- Connaître les spécificités et les défis du « power packaging »
Prérequis : Connaissances en mathématiques, physique, électronique ainsi qu’une connaissance « de base » des lignes de fabrication électroniques
Méthodes pédagogiques mobilisées : Chaque dossier précise les moyens & outils pédagogiques mobilisés pour assurer l’acquisition des connaissances par les participants (exercices d’applications, cas pratiques, QCM, illustrations de propos sur des matériels mis à disposition,…)
Partie I – Présentation générale du packaging microélectronique (0,5 jour)
- Panorama Général : Le marché du semi-conducteur, La fonction packaging, L’histoire et l’évolution du packaging, du DIL céramique au TSV
- Matériaux du packaging microélectronique : Céramique, Plastique, Métaux
- Les différents types de boîtiers : Avec Leadframe métallique, Avec Substrat laminé, Wafer Level CSP
- Approvisionnement des puces : Mode de livraison, Contrôle d’entrée, KGD (Know Good Die)
Partie II – Les procédés d’assemblage (0,5 jour)
- Flow d’assemblage : Boîtiers avec leadframe, Boîtiers avec substrats laminé, Wafer Level CSP, COB
- Amincissement des wafers (back-grinding) : Procédés, Etat de l’art, Effet parasites (stress)
- Découpe des puces : Scribing, Sciage (single cut – double cut), Laser, Jet d’eau, Mixte
- Report des puces (Die Attach) : Surfaces de collage, Leadframe (Ag – PPF), Substrats laminés, Collage (conducteur – isolant – thermoplastique – bi état), Brasage
- Wire bonding (or – aluminium – cuivre) : Technologies, Structure des bonds pads, Mécanismes de défaillance, Niveaux de fiabilité (Automotive – Spatial – etc.), Exemple de plan Tagushi appliqué au wire bonding aluminium, Indicateurs en production
- Tape automated bonding (TAB) : Technologies, Limitations
- Flip-Chip : Bumping or, C4, SAC, Underfill, Mécanismes de défaillance
Partie III – Les procédés d’enrobage (0,5 jour)
- Enrobage : Le moulage (Molding), Le COB (Chip On Board), Effets parasites (Stress – particules alpha), Mécanismes de défaillance, Indicateurs en production
- Autre technique de connexion : Collage anisotropique (ACF), Lignes de colle conductrice , Liaisons avec PCB, Finitions NiAu et OSP, Pattes métalliques, SnPb – Matte Sn – PPF, Mécanismes de défaillance (Billes BGA, SnPb – SAC – Polymer)
Partie IV – Environnement, contraintes & qualification (0,5 jour)
- Environnement et contraintes : Thermiques (ex. de simulations thermiques BGA – QFN – LQFP – etc…), Mécaniques (dilatation différentielle des matériaux), Electriques (Courant max dans les fils de bonding, Eléments parasites, RLC), MSL (Moisture Sensitivity Level)
- Règles & contraintes spécifiques : Auto, Spatial
- Qualification des procédés d’assemblage : Normes Applicables, Essais de Qualification, Screening
Partie V – Cas de la sous-traitance (0,5 jour)
Comment sous-traiter le packaging ?
- Exigences et contraintes des clients ayant un impact sur la sous-traitance
- Choix & audit du(des) sous-traitant(s)
- Approvisionnement des composants : Montage industriel, partage des responsabilités
- Demande de cotation préalable : Les paramètres dimensionnant, Cahier des charges, Garanties Spécifiques
- Qualification des Matériaux et Procédés
- Contrôles en Ligne : Tests et paramètres à surveiller, Plans de contrôle, indicateurs, Processus d’amélioration continue, PCN
- Emballage et Livraison
- Quantités minimales de commande (MOQ)
Partie VI – Le packaging de puissance (0,5 jour)
- Applications des boitiers de puissance : Conversion de puissance, efficacité énergétique, …
- Familles de composants de puissance : Transistors, diodes, convertisseurs de puissance de puissance, Thyristors, IGBT
- Bref historique des changements pour les boitiers : TO to SMD, Leaded to Leadless, Wire bond to Clip Bond, Bottom to Top Cooled
- Evolution des boitiers de puissance : Du filaire au clip, Compatibilité des empreintes, refroidissement
- Les Contraintes applicatives : liées au design (Puissance et efficacité, CEM, place et encombrement, Poids, Coûts), liées au routage (dissipation de puissance, flux d’air, Rth (jonction à l’ambiant), limitations liées au PCB
Tarif (2025) : 1 980 euros H.T.
- Les frais d’inscription comprennent les déjeuners, les pauses, la documentation.
- Une remise est accordée dès la 2ème inscription pour la même société (nous consulter).
Conditions d’inscription : Le dossier complet, y compris le bulletin d’inscription, est disponible sur simple demande (sans engagement) :
- sur la page de demande de dossiers complets en cochant la formation souhaitée
- par tél au 04 91 95 55 70
- par mail à formation@framatech.fr
Un dossier de participant, contenant les informations pratiques, le plan d’accès, les possibilités d’hébergement, vous sera transmis dès réception de la convention de formation retournée signée.
Toutes nos formations sont éligibles au titre de la formation professionnelle.
- Renseignez-vous auprès de votre OPCO (Opérateur de compétences)
Organisme de formation agréé n° 93 131336313
Certifié QUALIOPI
Hybrid and Packaging Components Engineer, Agence Spatiale Européenne – ESTE : Formation très complète sur les packagings existants avec les avantages & inconvénients,… Le formateur a une très bonne connaissance et apporte des réponses personnalisées pertinentes.
Chef de projets Composants, TRONICO ALCEN : Le formateur dispose d’une très grande expérience du sujet et la taille du groupe a permis une très grande interaction.
Customer Application Lab Manager, LINXENS : Cette formation m’a apporté beaucoup de détails techniques. Le formateur connait parfaitement le domaine et une vraie compétence de terrain.
Ingénieur Produit, SAFRAN COLIBRYS : Formation très complète avec un niveau de détail technique élevé, et des exemples concrets.
Ingénieur Qualité Produits, UMS GAAS : Une vue complète de l’état de l’art des différents boitiers avec beaucoup d’exemples concrets et d’interactivité. Le chapitre sur la sous-traitance et les normes est un plus.
Ingénieur Procédés industriels, TRIXELL : Sujet maîtrisé et exemples concrets appuyés sur une vraie expérience professionnelle
Chef de projets, ARELIS : Formation riche des compétences et de l’expérience du formateur, accompagnée de ses anecdotes de vie industrielle et de supports clairs qui facilitent la compréhension. Je recommande et maintiendrai le contact avec FRAMATECH !